D-ellasilon: la mastruma principo, vero tablo

Trigger - elementa unuo konstituante cifereca aŭtomata duŝtata stabileco, unu el kiuj estas asignita valoro "1", kaj la alia - "0".

En la metodo de realigo de logika ligojn distingi la sekvajn tipojn de aparatoj: T-flip-flop, D-flip-flop, JK-flip-flop, RS-ekigiloj. Kompreneble, ĉi tie estas la plej ofta ebloj, sed krom ili estas aŭtomata aparatoj kaj aliaj tipoj.

En ĉi tiu artikolo, ni preni pli proksiman rigardon ĉe D-ellasilon. Diris maŝino havas ununuran informon (D) enigo do oni intencis efektivigi tempo prokrasto funkcio.

principo de operacio

La karakteriza ekvacio Q _{(t + 1)} = Dt priskribas la funkciadon de ĉi tiu tipo de aparato kiel D-flip-flop. La vero tablo (Tablo transiroj) por ĉi tiu stato maŝino estas montrata suben.

Kiel ni povas vidi, en la unua kaj la kvara linio de valoroj Q signaloj je la tempoj t kaj t + 1 koincidas. Tio estas, la D-flip-flop estas signalo prokrasto elemento. Rezulte de la nesinkrona tipo kontemplis mekanismoj ne trovis sian aplikon, kiel la produktadon ripetos la eniga signalo kun malgranda tempo prokrasto.

D-tipo flip-flop estas konstruita de sinkronaj sola-nivelo (unu-scenejo) kaj duplex (du-stadio) RS-aparatoj de la sama tipo. Ĉi tiuj maŝinoj funkcii laŭ la transiro tablo.

Unu-stadio D-flip-flop povas esti agordita de ununura tavolo de sinkronaj RS-aparato kaj unu KAJ-HE1, kiu konektas komunan informon (D) enigo de du D-inversa enigo ellasilon.

Je ricevo de logiko nul sur la horloĝo enigo RS tipo aŭtomata logiko unu nivelo blokita kun elementoj eligoj KAJ-NE ₂ kaj KAJ-NE _3. Ŝanĝinte la sincronía signalo nivelo aplikita al la datumoj enigo, aŭ kreas logika nulo ĉe la enigo S (je D = 1) aŭ en la enigo R (kun D = 0) la nesinkrona ellasilon T. Ĝi ŝanĝi al la stato kiu respondas al la logika nivelo D. single D-tipo flip-flop prokrastas la disvastigo de la enigo en la paŭzo inter sinkronigante signaloj.

D-flip-flop kun dinamika kontrolo. Ijob Priskribo: funkcia diagramo

Aŭtomata aparato de ĉi tiu tipo estas konstruita el tri RS-ellasilon nesinkrona tipo. Estas bazitaj en NAND, la du el ili plenumi la conmutación funkcio, kaj la tria estas la eligo. La eliroj de la conmutación ellasilon desegnita kontroli la produktadon ellasilon.

Kiam la nivelo de signalo C egalas logika nulo, elirigi ellasilon enigoj havigis al ĝi neŭtralan signalo kombinaĵo, kaj oni ŝanĝis al la stokado modo. Ŝanĝinte informo signalo conmutación deĉenigas en dormo modo, kaj signalo estas enigo al ebligi logiko oni ellasilon enigo C, la eligo de la aŭtomato estas metita al nova stato kiu korespondas al la informo signalo sur la D-enigo en la antaŭa ciklo.

En la kazo kie la informo signalo nivelo ŝanĝo okazos dum la instalado de la eligo ellasilon signalo kiam la conmutación aparato ne pasas. Montriĝas, ke la celo ŝaltanta ellasilon estas la ricevo de informo signaloj, kopii ilin al la mekanismo de eliro en la momento de enigo ŝanĝo signalo ĉe la kontrolo enigo C de logiko nul al logiko unu- kaj latching signalo de la reagojn pri la informoj enigo.